


Zentralübung Rechnerstrukturen im SS 2017

Vektorrechner

Thomas Becker, Prof. Dr. Wolfgang Karl

Lehrstuhl für Rechnerarchitektur und Parallelverarbeitung

27. Juli 2017



Inhalt der Übung:

- Vektorprozessoren
- Aufgabe 1
- Klausuraufgaben
- Hinweise zur Klausur

- a) Implementieren Sie mit den Vektorbefehlen aus dem Foliensatz der Vorlesung die DAXPY-Operation:

$$Y = a \cdot X + Y$$

wobei X und Y Vektoren sind und a ein Skalar.

Welches Programmierkonstrukt wird durch diese Vektoroperationen ersetzt?

Vektorrechner – Aufgabe 1

Vektorbefehle:

Instruktion	Operanden	Funktion
ADDV.D	V1,V2,V3	Add elements of V2 and V3, then put each result in V1.
ADDVS.D	V1,V2,F0	Add F0 to each element of V2, then put each result in V1.
SUBV.D	V1,V2,V3	Subtract elements of V3 from V2, then put each result in V1.
SUBVS.D	V1,V2,F0	Subtract F0 from elements of V2, then put each result in V1.
SUBSV.D	V1,F0,V2	Subtract elements of V2 from F0, then put each result in V1.
MULV.D	V1,V2,V3	Multiply elements of V2 and V3, then put each result in V1.
MULVS.D	V1,V2,F0	Multiply each element of V2 by F0, then put each result in V1.
DIVV.D	V1,V2,V3	Divide elements of V2 by V3, then put each result in V1.
DIVVS.D	V1,V2,F0	Divide elements of V2 by F0, then put each result in V1.
DIVSV.D	V1,F0,V2	Divide F0 by elements of V2, then put each result in V1.
LV	V1,R1	Load vector register V1 from memory starting at address R1.
SV	R1,V1	Store vector register V1 into memory starting at address R1.
LVWS	V1,(R1,R2)	Load V1 from address at R1 with stride in R2, i.e., $R1 + i \times R2$
SVWS	(R1,R2),V1	Store V1 from address at R1 with stride in R2, i.e., $R1 + i \times R2$
LVI	V1,(R1+V2)	Load V1 with vector whose elements are at $R1+V2(i)$, i.e., V2 is an index.

Vektorrechner – Aufgabe 1

Vektorbefehle:

Instruktion	Operanden	Funktion
SVI	$(R1+V2), V1$	Store V1 to vector whose elements are at $R1+V2(i)$, i.e., V2 is an index.
CVI	V1,R1	Create an index vector by storing the values 0, 1 x R1, 2 x R1, ..., 63 x R1 into V1
S-V.D	V1,V2	Compare the elements (EQ, NE, GT, LT, GE, LE) in V1 and V2. If condition is true, put a 1 in the corresponding bit vector; otherwise put 0. Put resulting bit vector in vector-mask register (VM).
S-VS.D	V1,F0	The instruction S-VS.D performs the same compare but using a scalar value as one operand.
POP	R1,VM	Count the 1s in the vector-mask register and store count in R1.
CVM		Set the vector-mask register to all 1s.
MTC1	VLR,R1	Move contents of R1 to the vector-length register
MFC1	R1,VLR	Move the contents of the vector-length register to R1
MVTM	VM,F0	Move contents of F0 to the vector-mask register
MVFM	F0,VM	Move contents of vector-mask register to F0.

a) **DAXPY:** $Y = a \cdot X + Y$ (berechnet in Double-Precision)

```
LV      V1, Rx      ; load vector X
MULVS.D V2, V1, F0   ; vector-scalar multiply
LV      V3, Ry      ; load vector Y
ADDV.D  V4, V2, V3   ; vector add
SV      Ry, V4       ; store result vector
```

Welches Programmierkonstrukt wird durch diese Vektoroperationen ersetzt?

Die Schleife, die nötig ist, um über die Vektoren zu iterieren, entfällt im Fall der Vektorrechnung.

Aufgabe vergl. Hennessy Patterson, Computer Architecture a Quantitative Approach, 2nd Edition, B-8 – B-10

- b) Gruppieren Sie voneinander unabhängige Vektorbefehle der DAXPY-Berechnung in sogenannte Convoys und stellen Sie eine Ausführungsreihenfolge dieser Gruppen auf. Gehen Sie davon aus, dass jede Vektorfunktionseinheit nur einmal existiert. Die Vektorinstruktionen der jeweiligen Gruppe werden parallel zur Ausführung gebracht und benötigen zur Ausführung jeweils ein sogenanntes chime.

Wie viele chimes pro FLOP werden insgesamt benötigt?

Aufgabe vergl. Hennessy Patterson, Computer Architecture a Quantitative Approach, 2nd Edition, B-10

b) Convoys:

- ① LV V1, Rx
- ② MULVS.D V2, V1, F0
LV V3, Ry
- ③ ADDV.D V4, V2, V3
- ④ SV Ry, V4

Folglich werden 4 Convoys benötigt. Da jeder dieser Convoys nach der Aufgabenstellung ein chime zur Ausführung benötigt, braucht man auch 4 chimes.

Zusammen mit 2 FLOP pro Ergebnis ergibt sich damit eine Rate von $\frac{\text{chimes}}{\text{FLOP}}$ von 2.

c) Die Ausführungszeit einer Folge von Vektoroperationen hängt auch von der Zeit für das Aufsetzen der Operationen ab. Dieser Overhead ist in der nebenstehenden Tabelle gegeben. Geben Sie für jeden der Convoys aus Aufgabe 1b) und einer Vektorlänge n die folgenden Zeitpunkte an:

- den Startzeitpunkt,
- den Zeitpunkt an dem das erste Ergebnis des jeweiligen Convoys geliefert wird,
- den Zeitpunkt des letzten Ergebnisses.

Einheit	Start-up Overhead
Load/Store Unit	12 Zyklen
Multiply Unit	7 Zyklen
Add Unit	6 Zyklen

Wie verhält sich für $n=64$ diese Betrachtung zur Abschätzung mittels chimes aus Aufgabe 1b)?

c) Zeitpunkte der Convoys:

Convoy	Startzeit	Erstes Ergebnis	Letztes Ergebnis
1. LV	0	12	$11 + n$
2. MULVS, LV	$12 + n$	$12 + n + 12$	$23 + 2n$
3. ADDV	$24 + 2n$	$24 + 2n + 6$	$29 + 3n$
4. SV	$30 + 3n$	$30 + 3n + 12$	$41 + 4n$

Aufgabe vergl. Hennessy Patterson, Computer Architecture a Quantitative Approach, 2nd Edition, B-11

c) **Wie verhält sich für $n=64$ diese Betrachtung zur Abschätzung mittels chimes aus Aufgabe 1b)?**

Die Zeit pro Ergebnis ist für einen Vektor der Länge 64:
$$\frac{41+4*64}{64} = 4 + (41/64) = 4,64 \text{ Zyklen.}$$

Verglichen mit der Schätzung von 4 chimes ergibt sich, dass die genauere Rechnung aufgrund des Overheads für das Aufsetzen der jeweiligen Operationen um $\frac{4,64}{4} = 1,16$ mal höher ausfällt.

Aufgabe vergl. Hennessy Patterson, Computer Architecture a Quantitative Approach, 2nd Edition, B-12 mod errata 3

- d) **Vektorbefehle werden oft durch ein spezielles Speichersystem mit Verschränkung (memory interleaving) und mehreren Speicherbänken unterstützt. Wie lange dauert ein Ladebefehl eines 64-elementigen Vektors bei 16 Speicherbänken und einer Latenz von 12 Zyklen**
- mit einem Stride von 1,
 - bei einem Stride von 32?
- Aufgabe vergl. Hennessy Patterson, Computer Architecture a Quantitative Approach, 2nd Edition, B-21

d) Ladebefehl eines 64-elementigen Vektors, 16 Speicherbänke, Latenz von 12 Zyklen

■ Stride von 1:

Latenz von 12 Zyklen für erstes Element und 63 Zyklen für alle weiteren zu holenden Elemente, da bei 16 Speicherbänken jeder nächste Zugriff auf die jeweils nächste Bank geht und somit die Latenz von 12 Takten versteckt werden kann. Folglich benötigt man 75 Zyklen oder 1,17 Takte pro Element.

■ Stride von 32:

Da 32 ein Vielfaches von 16 (der Anzahl der Bänke) ist, handelt es sich hier um den schlechtesten Fall. Jeder Zugriff des Strides geht auf die gleiche Speicherbank und kollidiert mit dem vorhergehenden. Damit benötigt jeder Speicherzugriff die Latenz von 12 Takten und man benötigt insgesamt:
 $12 * 64 = 768$ Takte oder 12 Takte pro Element.

d) Ladebefehl eines 64-elementigen Vektors, 16 Speicherbänke, Latenz von 12 Zyklen

■ Stride von 1:

Latenz von 12 Zyklen für erstes Element und 63 Zyklen für alle weiteren zu holenden Elemente, da bei 16 Speicherbänken jeder nächste Zugriff auf die jeweils nächste Bank geht und somit die Latenz von 12 Takten versteckt werden kann. Folglich benötigt man 75 Zyklen oder 1,17 Takte pro Element.

■ Stride von 32:

Da 32 ein Vielfaches von 16 (der Anzahl der Bänke) ist, handelt es sich hier um den schlechtesten Fall. Jeder Zugriff des Strides geht auf die gleiche Speicherbank und kollidiert mit dem vorhergehenden. Damit benötigt jeder Speicherzugriff die Latenz von 12 Takten und man benötigt insgesamt:
 $12 * 64 = 768$ Takte oder 12 Takte pro Element.

- e) Um die Abarbeitung der Vektorbefehle zu beschleunigen, haben Sie in der Vorlesung die Verkettung (engl. chaining) von Vektoroperationen kennengelernt. Vergleichen Sie die Ausführung mit und ohne Verkettung der folgenden Instruktionssequenz miteinander:

MULTV	V1 ,	V2 ,	V3
ADDV	V4 ,	V1 ,	V5

Die Vektoren haben 64 Elemente und die Verzögerung des Additionseinheit - und der Multiplikationseinheit sind 6 und 7 Zyklen.

Wie groß ist der erzielte Speedup?

- Aufgabe vergl. Hennessy Patterson, Computer Architecture a Quantitative Approach, 2nd Edition, B-25/24

Vektorrechner – Aufgabe 1

e)

MULTV	V1 ,	V2 ,	V3
ADDV	V4 ,	V1 ,	V5

Multiplikationseinheit
Additionseinheit

Verzögerung

7 Zyklen

6 Zyklen

■ Ohne Verkettung:

	7		63		6		63	
	MULTV		ADDV					

Gesamt 139 Takte

■ Mit Verkettung:

7		63				
		6		63		

Gesamt 76 Takte

e) Wie groß ist der erzielte Speedup?

$$\text{Speedup}_{\text{Verkettung}} = \frac{139 \text{ Takte}}{76 \text{ Takte}} \approx 1,83$$

Somit wird durch die Verkettung der zwei Operationen bei einer Vektorlänge von 64 Elementen bereits ein Speedup von 1,83 erzielt.

f) Gegeben Sei folgendes Fragment eines C-Programmes:

```
int i;  
int a[n], b[n];  
for (i = 0; i < n; i++)  
{  
    if (a[i] < b[i])  
    {  
        b[i] = i;  
    }  
}
```

Realisieren Sie dieses Code-Fragment mittels Vektorbefehlen. Gehen Sie bei Ihren Überlegungen davon aus, dass ein Vektorregister je alle n Werte der Arrays a oder b aufnehmen kann.

f) Lösung: Initialisierung

```
MTC1 VLR, R1      # vector-length register := n
                   # wobei R1 den Wert n enthaelt
LV    V1, Ra       # int a[n] in V1 laden
LV    V2, Rb       # int b[n] in V2 laden
MOV   R1, 1        # R1 mit 1 initialisieren
CVI   V3, R1       # Create Vektor Index
                   # 0, R1 * 1, R1 * 2, ...
                   # entspricht for (i=0; i<n, i++)
```

f) Lösung: Berechnung

```
SLTV.D  V1, V2  # compare elements with 'Less Than'
              # if true 1 in Vektor Mask Register
              # else 0 in Vektor Mask Register
              # if (a[i] < b[i])

SUBV.D  V2, V2, V2  # Komponenten von V2 mit 1
                   # im VMR werden auf 0 gesetzt

ADDV.D  V2, V2, V3  # diese Komponenten werden mit
                   # den Werten aus V3 aufgefüllt
                   # B[i] = i;
```

f) Lösung: Abschluss

```
CVM                # Clear Vektor Mask
                   # alle Eintraege im VMR auf 1 setzen

SV  Rb, V2         # alle Komponent von V2
                   # an Adresse in Rb speichern
                   # entspricht Schreiben von b[i]
```

Untenstehend finden Sie den Zustand der Reservierungstabelle und der Registerdatei eines Superskalarprozessors nach Abarbeitung des ersten Taktes der in Listing 1 dargestellten Befehlsfolge. Geben Sie den Zustand der Reservierungstabelle, sowie der Registerdatei nach Ablauf von Takt 4, d.h. nach drei weiteren Takten, unter Berücksichtigung der in Listing 1 dargestellten Befehlsfolge wieder. Pro Takt kann ein Befehl in die Reservierungstabelle eingetragen werden. Eine Addition benötigt 2 Takte, eine Multiplikation 6 Takte und eine Division 9 Takte.

Takt	Befehlsfolge
1	add R4, R1, R3
2	div R3, R2, R4
3	add R2, R1, R2
4	mul R1, R2, R3

Feld	R1	R2	R3	R4
Value	(R1)	(R2)	(R3)	–
Valid	1	1	1	0
RS	–	–	–	Add/Sub 1

Registerdatei

Unit	Empty	InFU	Op	Dest	Src1	Vld1	RS1	Src2	Vld2	RS2
Add/Sub 1	0	0	add	R4	(R1)	1	–	(R3)	1	–
Add/Sub 2	1									
Mul 1	1									
Div 1	1									

Reservierungstabelle

Takt 2

Feld	R1	R2	R3	R4
Value	(R1)	(R2)	–	–
Valid	1	1	0	0
RS	–	–	Div 1	Add/Sub 1

Registerdatei

Unit	Empty	InFU	Op	Dest	Src1	Vld1	RS1	Src2	Vld2	RS2
Add/Sub 1	0	1	add	R4	(R1)	1	–	(R3)	1	–
Add/Sub 2	1									
Mul 1	1									
Div 1	0	0	div	R3	(R2)	1			0	Add/Sub 1

Reservierungstabelle

Takt 3

Feld	R1	R2	R3	R4
Value	(R1)			–
Valid	1	0	0	0
RS	–	Add/Sub 2	Div 1	Add/Sub 1

Registerdatei

Unit	Empty	InFU	Op	Dest	Src1	Vld1	RS1	Src2	Vld2	RS2
Add/Sub 1	0	1	add	R4	(R1)	1	–	(R3)	1	–
Add/Sub 2	0	0	add	R2	(R1)	1		(R2)	1	
Mul 1	1									
Div 1	0	0	div	R3	(R2)	1			0	Add/Sub 1

Reservierungstabelle

SS 15 – Aufgabe 6

Takt 4

Feld	R1	R2	R3	R4
Value				$(R1+R3)$
Valid	0	0	0	1
RS	Mul 1	Add/Sub 2	Div 1	

Registerdatei

Unit	Empty	InFU	Op	Dest	Src1	Vld1	RS1	Src2	Vld2	RS2
Add/Sub 1	1									
Add/Sub 2	0	1	add	R2	(R1)	1	Add/Sub 2	(R2)	1	Div 1
Mul 1	0	0	mul	R1		0			0	
Div 1	0	1	div	R3	(R2)	1		$(R1+R3)$	1	

Reservierungstabelle

Es stehen zwei VLIW-Prozessorsysteme zur Auswahl. Das System A hat 2 universell einsetzbare Funktionseinheiten und eine VLIW-Breite von nur 2 Befehlen. Das System B hat drei spezifische Funktionseinheiten, wobei eine für Integer-Operationen, eine für Gleitkommaoperationen und die letzte für Speicherzugriffsoperationen zuständig ist. System B kann somit drei Befehle innerhalb eines Worts zur Verfügung stellen. Nehmen Sie vereinfachend an, dass alle Befehle innerhalb eines Taktzykluses abgearbeitet werden können.

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fdiv f3, f1, f2   ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2  ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2  ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	
2) fpdiv f3, f1, f2	

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2  ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	3) ld r4, [r2]
2) fpdiv f3, f1, f2	

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	3) ld r4, [r2]
2) fpdiv f3, f1, f2	4) sub r7, r3, r4

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4   ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7   ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	3) ld r4, [r2]
2) fpdiv f3, f1, f2	4) sub r7, r3, r4
5) ld r6, [r7]	

System A


```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2  ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	3) ld r4, [r2]
2) fpdiv f3, f1, f2	4) sub r7, r3, r4
5) ld r6, [r7]	6) fpadd f5, f3, f1

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2  ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	3) ld r4, [r2]
2) fpdiv f3, f1, f2	4) sub r7, r3, r4
5) ld r6, [r7]	6) fpadd f5, f3, f1
7) sub r8, r6, r7	

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2  ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
```

Slot 1	Slot 2
1) ld r3, [r1]	3) ld r4, [r2]
2) fpdiv f3, f1, f2	4) sub r7, r3, r4
5) ld r6, [r7]	6) fpadd f5, f3, f1
7) sub r8, r6, r7	8) st [r5], r7

System A

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4   ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7   ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
```

Integer	Gleitkomma	Load/Store
		1) ld r3, [r1]

System B

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]

System B

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1  ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]
		3) ld r4, [r2]

System B

```

1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4   ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7   ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
    
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]
		3) ld r4, [r2]
4) sub r7, r3, r4		

System B

```
1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]
		3) ld r4, [r2]
4) sub r7, r3, r4		
		5) ld r6, [r7]

System B


```

1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4    ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7    ; r8 = r6 - r7
8  st [r5], r7       ; store r7 to mem[r5]
    
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]
	6) fpadd f5, f3, f1	3) ld r4, [r2]
4) sub r7, r3, r4		
		5) ld r6, [r7]

System B

```

1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4   ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7   ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
    
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]
	6) fpadd f5, f3, f1	3) ld r4, [r2]
4) sub r7, r3, r4		
		5) ld r6, [r7]
7) sub r8, r6, r7		

System B

```

1  ld r3, [r1]      ; load r3 from mem[r1]
2  fpdiv f3, f1, f2 ; f3 = f1 / f2
3  ld r4, [r2]      ; load r4 from mem[r2]
4  sub r7, r3, r4   ; r7 = r3 - r4
5  ld r6, [r7]      ; load r6 from mem[r7]
6  fpadd f5, f3, f1 ; f5 = f3 + f1
7  sub r8, r6, r7   ; r8 = r6 - r7
8  st [r5], r7      ; store r7 to mem[r5]
    
```

Integer	Gleitkomma	Load/Store
	2) fpdiv f3, f1, f2	1) ld r3, [r1]
	6) fpadd f5, f3, f1	3) ld r4, [r2]
4) sub r7, r3, r4		
		5) ld r6, [r7]
7) sub r8, r6, r7		8) st [r5], r7

System B

Organisatorisches

- Klausur: 14. August 2017, 11:00 Uhr
- Hörsäle: Benz, Daimler, Gerthsen und HSaF
- **Sitzverteilung:**
wird kurz vor Klausur auf Homepage veröffentlicht!
- 60 Punkte, 60 min $\Rightarrow$ 1 Punkt pro Minute
- Kurze Antworten, keine Romane
- Aufgaben werden zusammen durchgelesen
- Bearbeitung beginnt erst danach

Lernmaterial

- Vorlesungsfolien
- Übungsmaterialien (Folien, Übungsblatt, Lösungen)
- Angegebene Literatur aus Vorlesung und Übung
- Alte Klausuren (siehe Homepage)
 - Stil von Aufgaben bleibt ähnlich

Fragen?

Zentralübung Rechnerstrukturen im SS 2017

Vektorrechner

Thomas Becker, Prof. Dr. Wolfgang Karl

Lehrstuhl für Rechnerarchitektur und Parallelverarbeitung

27. Juli 2017

